日本爱普生晶振型号VG3225EFN，是一款LV-PECL输出差分晶振，采用3225mm封装六脚贴片晶振，具有电压控制功能，小体积轻薄型，高精度，低抖动，低功耗，低损耗，低耗能，低电源电压，起振快等特点，此款6脚压电控制晶振频率选用范围从25M至250MHZ，被广泛用于无线基站，移动通信，高端智能设备，5G通讯设备，GPS，汽车电子等.

VG3225EFN压电控制晶振X1G005361000100用于无线基站应用

爱普生晶振推出汽车专用晶体振荡器SG2016CAA，支持CMOS输出，小体积尺寸2.0x1.6mm有源晶振，四脚贴片晶振，电源电压1.6V至3.63V，频率范围8MHz至54MHz，工作温度范围可达到-40℃至125℃，具有超小型，轻薄型，耐高温，耐热、耐振、耐冲击等优良的耐环境特性，满足无铅焊接的高温回流温度曲线要求，符合AEC-Q200标准。SG2016CAA有源晶振特别适用于汽车电子，ADAS(高级驾驶辅助系统): 摄像头，激光雷达(光探测和测距)、雷达，网络，汽车信息娱乐系统，音频，时钟，仪表，组合仪表，车身控制(BCM)等。

汽车专用晶体振荡器X1G005341004500适用于ADAS高级驾驶辅助系统

在这个智能化的社会系统里，晶振为数字电路系统提供基本的时钟信号，称之为数字电路的心脏。物联网在智能家居、智慧城市、可穿戴设备等领域正带来数以十亿计的新设备，晶振是数字终端必不可少的基础器件之一，是物联网应用的上游行业。

爱普生晶振SG7050EEN，小体积晶振尺寸7.0x5.0mm六脚贴片晶振，有源晶振，支持LV-PECL输出差分晶振，频率范围25MHz至200MHz，电源电压2.5V,3.3V，小体积轻薄型，具有极低的相位抖动和功耗，以实现出色的相位噪声。被广泛用于5G通信设备，物联网，智能家居，手机，GPS定位，汽车导航，安防设备，可穿戴设备等。

LV-PECL输出差分晶振X1G005131100900专用于物联网设备

5G通讯设备专用晶振SG5032VAN编码X1G004261002100

爱普生晶振SG2520CAA，小体积尺寸2.5x2.0mm四脚贴片有源晶振，是具有CMOS输出的简单封装晶体振荡器(SPXO)。这款SPXO非常适合汽车和高可靠性应用,符合AEC-Q200标准。该SPXO具有低功耗、1.6V至3.63V的宽工作电压以及工作温度范围宽，从-40℃到125℃。

主要的应用范围是ADAS(高级驾驶员辅助系统),也就是常说的半自动驾驶系统,除此之外在摄像头,LiDAR(光监测和测距),雷达,网络连接也有应用;同时它还可以用于汽车信息娱乐系统,音频,时钟,仪表,集群,车身控制(BCM)等等.自此,可以断言,这一款爱普生旗下SG2520CAA贴片晶振将会是是其打开自动驾驶车载产品市场的关键性的一步。

SG2520CAA车用新型晶体振荡器X1G005951001116非常适合汽车和高可靠性应用

爱普生X1G005471001100压控晶振具有LV-PECL差分输出,5032mm晶振

日本进口爱普生晶振SG3225EEN，小体积晶振尺寸3.2x2.5mm有源晶振，是一款小体积六脚贴片晶振，频率范围可提供25M~200MHZ任一频点，2.5V,3.3V具有低电源电压,满足产品低消耗电流的特点，LV-PECL晶振，具有低电平,低抖动,低功耗等特性.差分晶振作为目前行业中高要求,高技术石英晶体振荡器,具有相位低,损耗低的特点,该产品中能够很容易地识别小信号,能够从容精确地处理双级信号,对外部电磁干扰(EMI)是高度免疫的,差分石英晶振满足市场需求,实现高频高精度等要求,更加保障了各种系统参考时钟的可靠性。

SG3225EEN晶振编码X1G005221000200差分晶振具有低消耗电流的特点

1XXB24000MEA|DSB221SDN晶振|24M温补晶振

1XXB24000MEA晶振产品尺寸图

1XXB24000MEA晶振产品电气表

关于1XXB24000MEA|DSB221SDN晶振|24M温补晶振 产品安装的注意事项

终端/陆上布局/金属屏蔽孔

1端子A通孔不在底部（安装侧）。
2土地图案布局/金属掩模孔以下土地图案为参考设计。电气特性应满足安装在这片土地上的要求。在测试用地和安装用地不相连的范围内，可以改变接地方式。

对电特性没有任何影响。面罩厚度建议为0.12毫米。

1XXB38400MCB|KDS晶振|DSB221SDN晶振|温补晶振

1XXB38400MCB晶振产品尺寸图

1XXB38400MCB晶振产品电气表

关于1XXB38400MCB|KDS晶振|DSB221SDN晶振|温补晶振 产品安装的注意事项

终端/陆上布局/金属屏蔽孔

1端子A通孔不在底部（安装侧）。
2土地图案布局/金属掩模孔以下土地图案为参考设计。电气特性应满足安装在这片土地上的要求。在测试用地和安装用地不相连的范围内，可以改变接地方式。

对电特性没有任何影响。面罩厚度建议为0.12毫米。

大真空旗下两款基站用Oscillator性能详细剖析介绍.

DC7050AS和DSA/DSB535SGA是大真空旗下的可用于通信基站的石英晶振产品,其中DC7050AS是一款恒温晶振, DSA/DSB535SGA中DSA系列是压控温补晶振,DSB系列是温补晶振系列;对于通信基站来说,工作环境的复杂性决定了它所使用的晶体频控元件必须是能够承受复杂环境所带来的的影响.

石英晶体负载电容还有频率吗?这句话听起来又矛盾又好奇,为什么负载电容里面还会有频率出现.我们所知道的不都是石英晶振产品内部有标准频率参数,负载电容值,频率偏差以及工作温度等相关参数,但又是为什么石英晶体负载电容还会有频率呢?那么以下,请跟随着我们来去了解探讨一下有关于<石英晶体负载电容还有频率吗?>的疑问!

当订购用于工作在频率f下的振荡器的晶体时，例如32.768 kHz或20 MHz，通常仅指定工作频率是不够的。尽管晶体将以接近其串联谐振频率的频率振荡，但实际的振荡频率通常与该频率稍有不同（在“并联谐振电路”中会稍高一些)1。

因此，假设您有一个晶体振荡器电路，并且想要购买晶体，以使放置在该电路中时的振荡频率为f。您需要告诉晶振厂家完成什么？您是否需要发送振荡器设计的示意图以及其设计的所有相关细节，例如选择与布局相关的电容器，电阻器，有源元件和杂散？幸运的是，答案是否定的。除了频率f之外，仅需一个数字，即负载电容CL。

2.什么是CL？

假设您的晶体振荡器以所需的频率f运行。在该频率下，晶体具有复阻抗Z，并且对于工作频率而言，这是晶体唯一重要的特性。因此，为了使振荡器在频率f下工作，您需要在频率f下具有阻抗Z的晶体。因此，最糟糕的是，您只需指定一个复数Z = R + jX。实际上，它甚至比这更简单。

尽管原则上应该在频率f处指定晶体电阻R，但通常R中的晶体间差异以及振荡器对此变化的敏感性足够低，因此无需指定R。这并不是说抗结晶性没有影响；是的。我们将在第4节中进一步讨论。

因此，剩下一个值来指定：f处的晶体电抗X。因此，可以指定一种在20 MHz时电抗为400的晶体。取而代之的是，通常通过指定电容CL并等于

在这里我们设定了ω=2πf。 在物理上，在该频率下，晶振和电容CL的串联组合的阻抗具有零相位（等效地，具有零电抗或纯电阻）。 参见图1。

其中第二步遵循公式（1），电容C的电抗为-1 /（ωC）。

图1-该串联组合在晶振具有负载电容CL的频率下具有零相阻抗

因此，确保适当的振荡频率的任务是提供在指定频率下具有所需电抗的组件（在这种情况下为晶体），这由等式（1）2用电容CL表示。例如，我们不是指定晶体在20 MHz时具有400 frequency的电抗，而是指定在20 MHz处具有20 pF的负载电容的晶体，或更通常地，我们指定在20 pF的负载电容下的晶体频率为20 MHz。

在“并联谐振电路”中，CL为正，通常在5 pF至40 pF之间。在这种情况下，晶体在晶体的串联和并联谐振频率（分别为Fs和Fp）之间的狭窄频带内工作。 

注释：1订购晶体进行串联谐振操作时，不要指定CL的值，而应声明频率f指的是串联谐振频率Fs。

2这并不是说频率确定的所有方面都与此唯一数字相关。例如，晶体和振荡器的其他方面决定了是否选择了正确的振荡模式以及系统的频率稳定性（短期和长期）。

虽然真正的“串联谐振电路”没有与之相关的负载电容[或方程式（1）可能是无穷大]，但大多数“串联谐振电路”实际上实际上是在串联谐振频率之外工作的，因此确实有一个有限负载电容（可以为正或负）。但是，如果此偏移很小，并且不需要指定负载电容，则可以忽略该偏移，也可以通过在指定频率f中稍有偏移来处理它。

正如我们将在第4节中看到的那样，振荡器和晶体都确定CL。但是，该晶体的作用很弱，因为在零电阻的极限内，该晶体在确定CL时根本不起作用。在这种限制情况下，将CL称为振荡器负载电容是有意义的，因为它完全由振荡器决定。但是，到了在订购晶体的时间上，可以指定在负载电容CL处具有频率f的晶体，即这是晶体频率的条件。因此，将CL称为晶体负载电容是合理的。出于争论的目的，我们简单地避免了这个问题，并使用术语负载电容。

3.在CL上定义FL

现在，对于在给定的负载电容下具有给定频率的晶体，我们用方程式（1）作为定义关系。

定义：当晶体在频率FL处的电抗X由公式（1）给出时，晶体在负载电容CL处具有频率FL，其中ω=2πFL。

回想一下，在给定模式下，晶体的电抗从负值增加，在串联谐振时从零增加到在并联谐振附近的大正值，在此它迅速减小到大负值，然后又增加到零。 （参见参考文献[1]。）通过排除并联谐振周围的区域，我们为每个电抗值提供了一个频率。这样，我们可以关联给定CL值的频率FL。因此，CL的正值对应于串联谐振和并联谐振之间的频率。 CL的大负值对应于低于串联谐振的频率，而较小的负值对应于高于并联谐振的频率。 （请参见下面的公式（3）。）

3.1。 晶体频率方程

那么，振荡频率在多大程度上取决于负载电容CL？ 我们可以通过确定晶体频率FL如何取决于晶体负载电容CL来回答这个问题。 可以证明这一点非常近似

其中C 1和C 0分别是晶体的动电容和静电容。 （有关该关系的推导和讨论，请参见参考文献[1]。）为便于说明，我们将公式（3）称为晶体频率公式。

这表明晶体振荡器的工作频率与其负载电容的相关性以及对晶体本身的相关性。 特别地，当将负载电容从CL1更改为CL2时，分数频率变化可以通过以下方式很好地近似：

3.2。 修剪灵敏度

公式（3）给出了工作频率FL对负载电容CL的依赖性。 频率随CL的负变化率称为调整灵敏度TS。 使用公式（3），这大约是

由此可见，在较低的CL值下，晶体对CL的给定变化更敏感。

4.但是什么决定CL？

考虑一个简单的皮尔斯振荡器，它由一个晶体，一个放大器以及栅极和漏极电容器组成，如图2所示。

试图计算皮尔斯振荡器电路的负载电容时，必须考虑至少三个杂散电容。

1.从放大器的输入到地面的附加电容。其来源可能是放大器本身，并且将电容跟踪到地。由于此电容与C G并联，因此我们可以简单地将其吸收到C G的定义中。 （CG是电容器对地的电容加上放大器此侧对地的任何附加电容。）

2.从放大器的输出到地面的附加电容。其来源可能是放大器本身，并且将电容跟踪到地。由于此电容与C D并联，因此我们可以简单地将其吸收到C D的定义中。 （即CD是电容器接地电容，再加上放大器此侧的任何其他接地电容。）

3.杂散电容C s使晶体分流，如图2所示。

如上所述重新定义C G和C D，然后得出[2]振荡的条件之一是

Where

是晶体和电容C s的并联组合的阻抗，而R o是放大器的输出电阻。

可以看出，晶振电阻R是负载电容CL的函数，近似为：（假设CL不太小）

其中R 1是晶体[1]的运动阻力。

然后得出结论（提供的CL – C s不太小）

以及

根据这些结果，式（6）给出了CL的以下方程式

其中R′由等式（9）近似。请注意，CL的方程实际上比起初看起来要复杂一些，因为R'取决于CL。

可以看出，CL随R 1的增加而减小，因此通过公式（3），工作频率随晶体电阻而增加。因此，负载电容确实与晶体本身有关。但是，正如我们前面提到的，晶体电阻的变化以及对这种变化的灵敏度通常足够低，因此可以忽略不计。 （在这种情况下，晶体电阻的标称值用于计算CL。）

但是，有时抗拒效果不容忽视。调谐两个晶体，以使它们在给定的负载电容CL下具有完全相同的频率，如果它们的电阻不同，则它们可以在同一振荡器中以不同的频率振荡。这种微小的差异导致所观察到的系统频率变化增加，高于晶体频率校准误差和板对板组件变化所引起的变化。

注意，在晶体电阻为零的情况下（或与放大器的输出电阻R o相比，至少可忽略不计），公式（11）给出

因此，在这种情况下，负载电容是将晶体分流的杂散电容加上晶体每一侧的两个电容与地之间的串联电容。

5，测量CL

虽然原则上可以从电路设计中计算出CL，但是一种更简单的方法是简单地测量CL。这也更加可靠，因为它不依赖于振荡器电路模型，考虑了与布局相关的杂散（可能难以估计），并且考虑了晶体电阻的影响。这是两种测量CL的方法。

5.1方法1

该方法需要阻抗分析仪，但不需要了解晶体参数，并且与晶体模型无关。

1.获得与将要订购的晶体相似的晶体，即具有相似的频率和电阻。

2.将此晶体放置在振荡器中，并测量操作FL的频率。将晶振放入电路中时，请注意不要损坏它或做任何会引起不适当频率偏移的事情。 （如果焊接到位，请使其冷却至室温。）避免焊接的好方法是简单地使用例如铅笔的橡皮擦末端将晶体压在板的焊盘上，并观察振荡频率。只要注意晶体与电路板完全接触即可。该系统仍然可以以较高的频率振荡，而晶体不会与电路板完全接触。

3.使用阻抗分析仪，以步骤2中确定的频率FL测量晶体的电抗X。

4.使用等式（1）以及在FL处的FL（ω=2πFL）和X的测量值来计算CL。

5.2方法2

此方法取决于四参数晶体模型，并且需要了解这些参数（通过您自己的测量或晶体制造商提供的知识）。

1.获得与将要订购的晶体相似的晶体，即具有相似的频率和电阻。

2.表征该晶体。特别要测量其串联频率F s，运动电容C 1和静态电容C 0。

3.将此晶体放在振荡器中，并测量操作FL的频率（如方法1，步骤2所示）。

4.使用公式（3）和FL，F s，C 1和C 0的测量值计算CL。

建议采用至少3个晶体进行这两种方法。正确完成后，该技术通常得出的CL值约为0.1 pF。通过对多个电路板重复该过程以估计CL的电路板间差异，可以找到对最终结果的进一步信心。

注意，在上面，FL不必精确地是期望的振荡频率f。也就是说，CL的计算值不是振荡频率的强函数，因为通常仅晶体是强烈依赖于频率的。如果由于某种原因，振荡器确实具有很强的频率相关性，那么使用该程序将非常困难。

6.我真的需要为CL指定值吗？

至少有三种情况不需要CL的规范：

1.您打算以晶体的串联谐振频率进行操作。

2.您可以容忍频率中的较大误差（大约0.1％或更高）。

3.电路的负载电容足够接近标准值（请参见晶振数据表），以允许频率差。可以使用公式（4）计算该差异。

如果您的应用不满足上述三个条件之一，则应强烈考虑估算振荡器的负载电容，并在指定晶体时使用该值。

石英晶体谐振器在电子学中的重要性在于其极高的Q值、相对较小的尺寸和优异的温度稳定性。

石英晶体谐振器利用石英的压电特性直接压电效应是指机械应力作用下某些材料产生的电极化效应。逆效应是指同一材料在电场作用下产生的变形。

在石英晶体谐振器中，在两个电极之间放置一薄片石英，其相对于晶体轴以适当的方向切割。施加在这些电极上的交流电压会使石英同时振动。伴随而来的极化变化构成了通过谐振器的电位移电流。

当外加电压的频率接近石英薄片的机械共振频率之一时，振动的振幅变得很大。伴随的位移电流也会增大，因此器件的有效阻抗会减小。在石英晶体谐振器作为晶体振荡器的频率控制元件的应用中，阻抗随共振附近频率的变化而迅速变化是关键因素。

在电气方面，石英晶体可以用图1中的等效电路表示，其中串联组合r1、l1和c1表示压电效应对阻抗的贡献，c0表示电极之间的并联电容以及任何杂散保持器电容。电感l1是石英质量的函数，而电容c1与其刚度相关。电阻r1是石英和安装装置损耗的结果。等效电路的参数测量精度可达1%左右。

等效电路的电抗频率图如图2所示。晶振性能的相关公式有很多，其中第一个是fs。这是晶体串联共振的频率，由下式给出： 

其中fs以赫兹表示，l1以亨利表示，c1以法拉表示。 

典型晶体参数值

校准公差

校准公差是晶体在特定温度、基准温度（通常为25°C）下频率的最大允许偏差。

频率稳定性

晶振不稳定有多种原因。温度变化和质量的物理变化导致了我们称之为老化的长期漂移，这可能是我们最关心的问题。

通过适当选择晶振切割和（对于严格的公差要求）在晶振电路中包括与温度相关的电抗，或在小烤箱中保持恒定温度，可将温度变化的影响降至最低。at-cut晶体是当今应用最广泛的晶振，因为它们的频率-温度曲线家族很容易以低成本为所有应用（除了最苛刻的应用）提供良好的性能。

未补偿的AT切割晶体可以在-10°C到60°C的范围内规定公差为±5ppm，更宽的温度范围需要更大的公差，如图3所示，显示了AT切割频率温度曲线的典型系列这些曲线可以用三次方程表示，并且强烈依赖于石英坯料的切割角度零温度系数的点称为上下拐点通过选择切割角度，可以将一个转折点放置在需要的位置；然后固定另一个转折点，因为这两个转折点在20°~30°C范围内的某个点上是对称的。转弯点之间的坡度随着它们一起移动而变小。设计用于烘箱的晶体被切割，以便上转折点与烘箱工作温度一致。

图4显示了几个低频切割的频率-温度曲线。J-cut在10kHz以下使用，而XY-cut可以在3kHz到85kHz之间使用。可在10KHz范围内使用NT切割。dt-cut适用于100khz至800khz左右，ct-cut适用于300khz至900khz。

负载电容

晶振可以由其制造商在fr处进行校准，在fr处它们看起来是电阻的（或非常接近fr的fs），或者在与电容性负载共振时，它们当然必须是电感的。后一种情况称为负载共振，通常用符号fl表示；更具体地说，符号f30，例如，表示晶体与30pF电容性负载共振的频率。

晶体电抗曲线上需要校准的点由电路结构决定一般来说，振荡器中的非反相保持放大器需要在fr处校准，而反相放大器需要在“负载电容”cl的某个值处校准。后一种配置依赖于电感晶体以及与之共振的负载电容，提供180度的相位偏移。

该规则最常见的例外是，当小电容器（例如变容二极管）与非反相放大器电路中的晶体串联以提供一定程度的频率调整时。在这种情况下，必须用电容的平均值校准晶体的共振。

 可拉性 

晶体的可拉性是在给定的负载电容变化下测量其频率变化的一种方法。这通常表示为串联谐振频率（fr）和负载谐振频率（fL）之间的差异该偏移量可使用分数负载谐振频率偏移量（dl）以百万分之几计算，即给定值cl时，从fr到fl的实际频率变化。

  其中C1，C0和CL均以相同单位表示。图5显示了频率变化相对于负载电容变化的影响的典型曲线。

 另外，通常将晶体的可拉性表示为修整灵敏度，单位为ppm / pF负载电容变化。 通过ppm / pF给出：

其中C1，C0和CL以pF为单位，并且在图6中以图形方式显示了（C0 + CL）的各种值。

The 'ageing' of a quartz crystal results in a small change of frequency over time and this effect may have to be taken into account by the customer when designing their circuit depending upon the overall specification that needs to be achieved. There are two main causes of ageing in quartz crystals, one due to mass-transfer and the other due to stress.

Mass-Transfer

Any unwanted contamination inside the device package can transfer material to or from the SMD CRYSTALcausing a change in the mass of the quartz blank which will alter the frequency of the device. For example, the conductive epoxy used to mount the quartz blank can produce 'out-gassing' which can create oxidising material within the otherwise inert atmosphere inside the sealed crystal package and so this production process must be well controlled. Ideally the manufacturing method is as clean as possible to negate any effects and give good ageing results.

Stress

This can occur within various components of the crystal from the processing of the quartz blank, the curing of the epoxy mounting adhesive, the crystal mounting structure and the type of metal electrode material used in the device.Heating and cooling also causes stress due to different expansion coefficients. Stress in the system usually changes over time as the system relaxes and this can cause a change in frequency.

Ageing in practice

When looking at example ageing test results of crystals,it can be seen that the change in frequency is generally greatest in the 1st year and decays away with time. It must be noted however that for example if a device is specified at ±5ppm max per year; it does not follow that the ageing after 5 yrs will be ±5ppm x 5yrs, i.e. ±25ppm. In practice,the example ±5ppm ageing device may be only ±1ppm to ±2ppm in the 1st year of operation and then reduces over subsequent years. It is common to use a general 'guide-rule' for crystal ageing of ±10ppm max over 10 years although in reality it is usually much less than this. It is impossible to predict the exact ageing of a device as even parts made at the same time and from the same batch of quartz will exhibit slightly different ageing characteristics.The production process must be consistent from part to part, from the manufacture of the quartz blank, the electrode size and its placement, to the epoxy used to mount the quartz and its curing thermal profile, all have a slight affect on frequency. Devices can age negatively or positively depending upon the internal causes although parts from one batch tend to follow similar results. Generally the ageing effect is negative in over 90% of parts manufactured.

Accelerated ageing

It is common industry practice to use an accelerated ageing process to predict long term frequency movement by soaking devices at elevated temperatures and measuring frequency movement at relevant intervals. It is normal to test crystals using a passive test (i.e. non-powered). The general rule used is that soaking a crystal at +85℃ for 30 days is equivalent to 1 year of ageing at normal room temperature. If this test is extended for enough time then the recorded data can be plotted graphically to enable via extrapolation, the prediction of future long term ageing.

Frequency adjustment

Note that the ageing of quartz effectively changes the frequency tolerance of the crystal and does not directly influence the stability of the quartz over temperature to any great degree as this parameter is dictated by the 'cut-angle' of the quartz used. If using quartz oscillators that have a voltage-control function such as VCXOs, TCXOs or OCXOs, the output frequency can be adjusted back to its nominally specified value.

Design

The engineer designing a circuit using either a crystal or oscillator will generally know what overall stability figure their equipment must meet over a particular time period.

As the tolerance and/or stability of a device decreases then the more important ageing becomes. For example using a TCXO at ±1ppm stability over temperature will require ageing to be kept to relatively small values. However, if the total frequency movement allowance of a design is for example ±200ppm and a device with a rating of ±100ppm is used then a small amount of ageing can effectively be ignored.

About Crystal parameters description,Crystal Project Name

AT Cut Crystals

For precise frequency control in radio and line communication systems, quartz crystal resonators have proved indispensable. The material properties of crystalline quartz are such that quartz resonators display stableness and Q factors that cannot be matched by other types of resonator over the frequency range from 1 MHz to 200 MHz.

Equivalent Circuit

Fig-1 shows the conventionally accepted equivalent circuit of a crystal resonator at a frequency near its main mode of vibration. The inductance LI reiperesents the vibrating mass, the series capacitance CL the compliance of the quartz element and the resistance Rl the internal frication of the element, mechanical losses in the mounting system and acoustical losses to the surrounding environment.

The shunt capacitance Co is made up of the static capacitance between the electrodes, togettier with stray capacitances of the mounting system. 

There are two zero-phase frequencies associated with this simple circuit, one is at series resonance fs, another at antiresonance fa. When used in an oscillator, crystal units will operate at any frequency within the broken lines of Fig-2 as determined by the phase of the maintaining circuit.

By changing of this reactive condition, the crystal frequency may be trimmed in a limited extent. The degree to which this frequency may be varied (frequency pulling) is inversely proportional to the capacitance ratio r(C〇 /Ci).

Load Capacitance

Many practical oscillator circuits make use of a load capacitor CL in series or parallel with the crystal, either in order to provide a means for final frequency adjustment, or perhaps for modulation or temperature compensation purposes. For the crystal load capacitance. We looking into the circuit through the two crystal terminals, the load capacitance need to specified when the crystal is paralleled mode, crystal load capacitance is calculated as below: 

Frequency Pulling

In many applications a variable capacitor (trimmer) is used as the load reactive element to adjust the frequency. The fractional frequency range available between specified values of this load reactive element is called the pulling range (PR.) and it can be calculated by using the following formula: 

Sensitivity

A useful parameter to the design engineer is the pulling sensitivity (S) at a specified value of load capacitance. It is defined as the incremental fractional frequency change for an incremental change in load capacitance. It is normally expressed in ppm/pF (10-6/pF) and can be calculated from the formula: 

It is very important to define the mean load capacitance to enable the actual crystal frequency be set within the tolerances of the specified nominal frequency. It is also important to use, wherever possible, standard values of load capacitance; for example:20pF, 30pF.

Fig-3 shows the relationship between LO.; P.R. and S. 

Frequency Pulling Calculation

An approximation to the pulling for any crystal can be calculated from this simple formula:

Resistance

The equivalent circuit of the crystal has one other important parameter: This is Ri, the motional resistance. This parameter controls the Q of the crystal unit and will define the level of oscillation in any maintaining circuit. The load resonance for a given crystal unit depends upon the load capacitance with which that unit is intended to operate. The frequency of oscillation is the same in either series or parallel connection of the load capacitance.

If the external capacitance is designated the load resonance resistance may be calculated as follows:

The equivalent shunt or parallel resistance at load resonance frequency is approximately: 

It should be remembered that Ri does not change thus the effective parameters of any user network can be readily calculated.

Frequency Temperature Characteristics

The AT-cut crystal has a frequency temperature characteristic which may be described by a cubic function of temperature. This characteristic can be precisely controlled by small variations in the exact angle at which the crystal blank is cut from the original quartz bar. Fig,4 illustrates some typical cases. This cubic behaviour is in contrast to most other crystal cuts, which have parabolic temperature characteristics.

As a consequence, the AT-cut is generally the best choice when specifying a unit to operate over a wide temperature range, and is available in a range of frequencies from 1 to 200 MHz.

KDS 晶振即是日本大真空株式会社（DASHINKU CORP）,成立于 1951 年,至今已有 50 多年的历史,是全球领先的三大晶振制造商之一,其制造工厂主要分布在日本本土、中国、泰国、印度尼西亚等十多个制造中心,KDS 大真空集团总公司位于日本兵库县加古川,在泰国,印度尼西亚,台湾,中国天津这些大城市均有生产工厂,其中天津工厂是全球晶振行业最大的单体制造工厂,也是全球最大的 TF 型晶振制造工厂.

首先非常的感谢你长期以来对【日本大真空株式会社】,KDS 晶振品牌的支持与厚爱.在此郑重声明,本集团以下简称（KDS）在中国的代理商除了北京中国电子研究院,广州电子研究所,【泰河电子】,香港 KDS办事处,台湾KDS办事处,是正规的代理销售企业,其余地区以及公司,个人所销售的KDS产品均不能保证是原装正品,请你选择正规渠道定制货品.

1XTV19200CDB|KDS晶振|株式会社大真空|VC-TCXO振荡器

1XTV19200CDB晶振产品尺寸图

1XTV19200CDB晶振产品电气表

关于1XTV19200CDB压控温补振荡器产品安装的注意事项

终端/陆上布局/金属屏蔽孔

1端子A通孔不在底部（安装侧）。
2土地图案布局/金属掩模孔以下土地图案为参考设计。电气特性应满足安装在这片土地上的要求。在测试用地和安装用地不相连的范围内，可以改变接地方式。

对电特性没有任何影响。面罩厚度建议为0.12毫米。

包装条件
胶带包装
（1）压花胶带格式及尺寸
（2）卷筒数量:最多2000个/卷
（3）胶带规格
不缺产品。
（4）卷筒规格见图3
包装
产品用防静电袋包装。
*湿度敏感度等级：IPC/JEDEC标准J-STD-033/1级
无需干燥包装，无需重新储存后烘烤。

包装箱
最多10卷/包装箱。但是，在少于10卷的情况下，它由任何盒子容纳。
盒子里的空间用垫子填满了。

在当今的高性能系统中，需要一个出色的时钟源。随着专用集成电路（ASIC）的速度和性能达到更高的限制，分配该时钟源以驱动多个设备的需求变得更加困难。由于相关的快速边沿速率，系统中部署的较高频率导致长PCB迹线表现得像传输线。保持平衡系统需要适当的端接技术来实现应用中的跟踪路由。本应用笔记将重点介绍推荐的终止技术;关于输出负载的评论，并提供一些设计师要考虑的布局指南。

传输线理论简介

通常，大多数时钟源具有低阻抗输出。当这些器件用于驱动具有大阻抗的负载时，存在阻抗不匹配。根据应用条件，此阻抗不匹配会导致负载产生电压反射，从而产生时钟波形中的步进，振铃以及过冲和下冲。这可能通过降低负载处的时钟信号，错误的数据时钟和产生更高的系统噪声而导致系统性能不佳。

为了减少电压反射，需要正确终止信号迹线。适当终止的设计考虑因素可以用两个语句来概括：

1.使负载阻抗与线路阻抗相匹配

2.使源阻抗与线路阻抗匹配

对于大多数设计，第一种说法是首选方法，因为它消除了返回时钟源的反射。这样可以减少噪音，电磁干扰（EMI）和射频干扰（RFI）。

下图显示了阻抗不匹配对时钟源的影响

常用终止技术

如上所述，为了减少电压反射，必须正确地终止迹线。 传输线的四种基本端接技术是串联，并联，戴维宁和AC。

系列终止

串联终端消除了时钟源的反射，有助于保持信号质量。 这最适合驱动少量负载的TTL器件，因为时钟输出阻抗小于传输线特性阻抗。 图1显示了一系列终端。 电阻尽可能靠近时钟源放置。 R的典型设计值为10Ω至75Ω。

R的值可以大于阻抗差，以便产生稍微过阻尼的状态并且仍然消除来自时钟源的反射。

系列终端的主要优点是：

1.简单，只需要一个电阻器

2.功耗低

3.在驱动高容性负载时提供电流限制;这还可以通过减少接地反弹来改善抖动性能

系列终止的主要缺点是：

1.增加负载信号的上升和下降时间;这在一些高速应用中可能是不可接受的

2.无法驱动多个负载

平行和戴维宁终结

接下来的三种终端技术可提供更清晰的时钟信号，并消除负载端的反射。这些终端应尽可能靠近负载放置。

图2描绘了并行终端。并联终端消耗的功率最大，不建议用于低功率应用。它也可能改变占空比，因为下降沿将比上升沿更快。它比串联终端具有一个优点，即上升和下降时间的延迟大约是一半。

如图3所示，戴维宁终端将比并联终端消耗更少的功率，并且通常用于PECL应用，50Ω线路匹配至关重要。 R的总值等于传输线的特征阻抗。 如果需要过阻尼状态，则R的总值可略小于特征阻抗。 戴维宁终端的主要缺点是每条线路需要两个电阻器，并且在终端附近需要两个电源电压。 建议不要将此端接用于TTL或CMOS电路。

AC终止

AC端接，如图4所示，在并联支路中增加了一个串联电容。 由于RC时间常数，电容会增加时钟源的负载和延迟，但在稳态条件下将消耗很少或没有功率。 通常不建议使用此终端，因为它会通过增加传播延迟时间来降低时钟信号的性能。 为了保持有效终止，C L的值不应小于50pF。 较大的C L值将允许时钟边沿的快速转换，但随着电容器值的增加，较高的电流电平将通过，从而导致功耗的增加。 选择大于走线阻抗的R L值，以考虑负载输入阻抗的泄漏。

输出负载简介

应注意不要使时钟源过载。 如果使用单个时钟源来驱动多个负载，则如果总负载超过时钟源的驱动能力，则会发生波形劣化。

过载的一些常见症状是波形削波，对称不平衡，信号幅度减小以及上升和下降时间值的变化。 通常随着时钟频率的增加，源驱动更高负载的能力将降低。 请务必参考时钟源规范以获得最大负载能力。

下图显示了重载对时钟源的影响。

通用时钟输出类型

CTS时钟振荡器设计已经开发出来，具有各种封装选项，输入电压和输出类型。

HCMOS和HCMOS / TTL兼容

今天的CTS设计提供“双兼容”振荡器，它们是能够驱动TTL应用的HCMOS输出类型。 由于转换时间较短，这些设备固有地具有更大的过冲和欠冲。 这可能不适合具有严格EMI要求的旧TTL设计。

CTS生产两种流行的HCMOS / TTL兼容时钟振荡器CB3 / CB3LV和型号636。

下图显示了典型的HCMOS测试负载配置和波形参数。

LVPECL和LVDS

与HCMOS逻辑技术相比，CTS LVPECL和LVDS逻辑输出设计具有许多优势。

LVPECL和LVDS技术从正电源获得其工作功率，从而实现与负载点处的HCMOS逻辑接口的必要兼容性。 这些逻辑输出还具有：

1.降低系统抖动; 由于较小的特征过渡区域

2.上升和下降时间更快

3.提供差分输出; 减少排放至关重要

4.能够直接驱动50Ω传输线

5.降低高频时的电源消耗

CTS Model 635提供两种输出类型的选项。

下图显示了典型的LVPECL和LVDS测试负载配置和波形参数

布局指南

在印刷电路板布局过程中采用良好的设计实践将最小化先前讨论的信号劣化。 PCB设计的一些常见指南是：

1.将时钟源物理定位在尽可能靠近负载的位置

2.限制时钟信号的走线长度

3.不要将时钟信号靠近电路板边缘

4.尽量避免在时钟信号路由中使用过孔。 过孔会改变走线阻抗，从而引起反射。

5.不要在电源和接地层上布设信号走线

6.避免在轨迹中出现直角弯曲，如果可能，请保持直线行程。 如果需要弯曲，请使用两个45°角或使用圆形弯曲（最佳）.

7. V CC与时钟源地之间的去耦电容对于降低可能传输到时钟信号的噪声至关重要。 这些电容必须尽可能靠近V CC引脚。

8.为避免串扰，请在多个时钟源和高速开关总线之间保持适当的间隔。

9.差分跟踪路由应尽可能接近，以获得高耦合系数。 路由的长度应相等，以避免阻抗不匹配，从而导致不同的传播延迟时间。

10.使用单个时钟源驱动多个负载时，请考虑拆分路由。 使各个布线长度尽可能相等。

结论

本应用笔记介绍了使用驱动各种负载的时钟源的应用的正确终端技术。 它还概述了用于生成可靠应用程序设计的布局考虑因素 所有这些技术都力求最大限度地减少降低时钟信号的条件，从而导致系统性能不佳。

KDS 晶振即是日本大真空株式会社（DASHINKU CORP）,成立于 1951 年,至今已有 50 多年的历史,是全球领先的三大晶振制造商之一,其制造工厂主要分布在日本本土、中国、泰国、印度尼西亚等十多个制造中心,KDS 大真空集团总公司位于日本兵库县加古川,在泰国,印度尼西亚,台湾,中国天津这些大城市均有生产工厂,其中天津工厂是全球晶振行业最大的单体制造工厂,也是全球最大的 TF 型晶振制造工厂.

首先非常的感谢你长期以来对【日本大真空株式会社】,KDS 晶振品牌的支持与厚爱.在此郑重声明,本集团以下简称（KDS）在中国的代理商除了北京中国电子研究院,广州电子研究所,【泰河电子】,香港 KDS办事处,台湾KDS办事处,是正规的代理销售企业,其余地区以及公司,个人所销售的KDS产品均不能保证是原装正品,请你选择正规渠道定制货品.

1XTV26000AAD|KDS晶振|株式会社大真空|VC-TCXO振荡器

1XTV26000AAD晶振产品尺寸图

1XTV26000AAD晶振产品电气表

关于1XTV26000AAD压控温补振荡器产品安装的注意事项

终端/陆上布局/金属屏蔽孔

1端子A通孔不在底部（安装侧）。
2土地图案布局/金属掩模孔以下土地图案为参考设计。电气特性应满足安装在这片土地上的要求。在测试用地和安装用地不相连的范围内，可以改变接地方式。

对电特性没有任何影响。面罩厚度建议为0.12毫米。

包装条件
胶带包装
（1）压花胶带格式及尺寸
（2）卷筒数量:最多2000个/卷
（3）胶带规格
不缺产品。
（4）卷筒规格见图3
包装
产品用防静电袋包装。
*湿度敏感度等级：IPC/JEDEC标准J-STD-033/1级
无需干燥包装，无需重新储存后烘烤。

包装箱
最多10卷/包装箱。但是，在少于10卷的情况下，它由任何盒子容纳。
盒子里的空间用垫子填满了。

KDS 晶振即是日本大真空株式会社（DASHINKU CORP）,成立于 1951 年,至今已有 50 多年的历史,是全球领先的三大晶振制造商之一,其制造工厂主要分布在日本本土、中国、泰国、印度尼西亚等十多个制造中心,KDS 大真空集团总公司位于日本兵库县加古川,在泰国,印度尼西亚,台湾,中国天津这些大城市均有生产工厂,其中天津工厂是全球晶振行业最大的单体制造工厂,也是全球最大的 TF 型晶振制造工厂.

首先非常的感谢你长期以来对【日本大真空株式会社】,KDS 晶振品牌的支持与厚爱.在此郑重声明,本集团以下简称（KDS）在中国的代理商除了北京中国电子研究院,广州电子研究所,【泰河电子】,香港 KDS办事处,台湾KDS办事处,是正规的代理销售企业,其余地区以及公司,个人所销售的KDS产品均不能保证是原装正品,请你选择正规渠道定制货品.

1XTV26000JBA|KDS晶振|株式会社大真空|VC-TCXO振荡器

1XTV26000JBA晶振产品尺寸图

1XTV26000JBA晶振产品电气表

关于1XTV26000JBA压控温补振荡器产品安装的注意事项

终端/陆上布局/金属屏蔽孔

1端子A通孔不在底部（安装侧）。
2土地图案布局/金属掩模孔以下土地图案为参考设计。电气特性应满足安装在这片土地上的要求。在测试用地和安装用地不相连的范围内，可以改变接地方式。

对电特性没有任何影响。面罩厚度建议为0.12毫米。

包装条件
胶带包装
（1）压花胶带格式及尺寸
（2）卷筒数量:最多2000个/卷
（3）胶带规格
不缺产品。
（4）卷筒规格见图3
包装
产品用防静电袋包装。
*湿度敏感度等级：IPC/JEDEC标准J-STD-033/1级
无需干燥包装，无需重新储存后烘烤。

包装箱
最多10卷/包装箱。但是，在少于10卷的情况下，它由任何盒子容纳。
盒子里的空间用垫子填满了。

1XXB26000MAA|KDS晶振|株式会社大真空|TCXO振荡器

1XXB26000MAA晶振产品尺寸图

1XXB26000MAA晶振产品电气表

关于1XXB26000MAA温补晶振产品安装的注意事项

终端/陆上布局/金属屏蔽孔

1端子A通孔不在底部（安装侧）。
2土地图案布局/金属掩模孔以下土地图案为参考设计。电气特性应满足安装在这片土地上的要求。在测试用地和安装用地不相连的范围内，可以改变接地方式。

对电特性没有任何影响。面罩厚度建议为0.12毫米。

包装条件
胶带包装
（1）压花胶带格式及尺寸
（2）卷筒数量:最多2000个/卷
（3）胶带规格
不缺产品。
（4）卷筒规格见图3
包装
产品用防静电袋包装。
*湿度敏感度等级：IPC/JEDEC标准J-STD-033/1级
无需干燥包装，无需重新储存后烘烤。

包装箱
最多10卷/包装箱。但是，在少于10卷的情况下，它由任何盒子容纳。
盒子里的空间用垫子填满了。

1XTW16368MAA|KDS晶振|株式会社大真空|TCXO振荡器

1XTW16368MAA晶振产品尺寸图

1XTW16368MAA晶振产品电气表

关于1XTW16368MAA温补晶振产品安装的注意事项

终端/陆上布局/金属屏蔽孔

1端子A通孔不在底部（安装侧）。
2土地图案布局/金属掩模孔以下土地图案为参考设计。电气特性应满足安装在这片土地上的要求。在测试用地和安装用地不相连的范围内，可以改变接地方式。

对电特性没有任何影响。面罩厚度建议为0.12毫米。

包装条件
胶带包装
（1）压花胶带格式及尺寸
（2）卷筒数量:最多2000个/卷
（3）胶带规格
不缺产品。
（4）卷筒规格见图3
包装
产品用防静电袋包装。
*湿度敏感度等级：IPC/JEDEC标准J-STD-033/1级
无需干燥包装，无需重新储存后烘烤。

包装箱
最多10卷/包装箱。但是，在少于10卷的情况下，它由任何盒子容纳。
盒子里的空间用垫子填满了。